英特爾正考慮在1.4奈米製程採用雙面供電架構，以追趕台積電和三星

BlockBeats 消息，7 月 5 日，英特爾正考慮在 1.4 納米級超微細製程中採用同時利用前面和背面供電的架構，以追趕競爭對手。業內消息稱，英特爾原計劃在 1.4 納米級基礎製程 14A 中採用背面供電專用技術 PowerDirect，但在後續製程 14A2 中，正考慮引入同時使用前面和背面的 Dual side 架構。

英特爾此前公布計劃稱，將在 14A 製程上較 18A 提升 1.3 倍晶片密度；14A 製程目標 M0 間距約為 28 納米，而 14A2 製程可能通過半節點式改進，將 M0 間距推進至 21 納米。英特爾將在維持背面供電網路為主的同時，將部分前面金屬布線重新分配為輔助電源及 Clock 信號用途，以彌補微縮和曝光限制帶來的電力裕量不足。

英特爾 14A 製程計劃於 2028 年進入風險生產，並於 2029 年進入量產。英特爾需在今年 10 月向外部客戶發布 14A 製程 0.9 版本製程設計套件，並在此後 18 個月內獲得大型無晶圓廠客戶確定訂單。相比之下，台積電已計劃在 2028 年出貨真正 1.4 納米 A14 成品，三星電子也計劃於 2027 年商用採用背面供電技術的 2 納米改良製程 SF2Z。